ГЛАВА СЕДЬМАЯ

Умножение и деление

Как выполняются умножение и деление арифметическо-логическим устройством?

Для умножения и деления обычно не предусматривается отдель- ных специальных команд, а если они есть, то выполняются арифметическо-логическим устройством (АЛУ) точно так же, как это делает ся обычным способом (карандашом на бумаге).

Рассмотрим пример умножения двух двоичных чисел:

400001010 множимое 00001011 множитель

Сначала множимое умножается на цифру самого младшего двоичного (правого) разряда множителя;

vOOOOlOlO (чтобы получить ответ, умножим 0000 1010 на 1) 00001011

00001010 = первое частичное произведение

Затем умножаем множимое на цифру во втором разряде множи-теля справа и смещаем второе частичное произведение влево на один разряд (так же, как и в десятичной арифметике):

00001011

00001010

ОООЮЮ = второе частичное произведение

Повторяем это с каждой из цифр разрядов множителя по очереди и затем складываем полученные частичные произведения;

V00001010 00001011

00001010 0001010 +000000 01010

частичные произведения

01101110 = окончательное произведение

Окончательное произведение должно быть помещено в регистр и по значению должно быть меньше числа 01111111, если оно положительное.

Описанная последовательность процедур становится выполнимой в микропроцессоре при условии размещения множимого и множителя в отдельных сдвиговых регистрах. Выходы сдвигового регистра множимого соединены со входами аккумулятора. Самый младший (пра-

выи) двоичпын разряд регистра множителя соединен со схемой, ко торая может, ко1да потребуется, подключить его к схеме управления сложением арифметическо-логичрского устройства На входах В в арифметическо логическом устройстве сигналы равны О (рис 7 1)

Sy Sc Sc Sa 5? So- Si

dzj Ф

Bs \h

Сумматор

Акнуну-

jinwp

Множимое

Таитовый импульс o есть П

Сдвиговый регистр

Управление сложением

Множитель

Рис. 7,1. Структурная схема умножения VV - устройство управления

С86иео8ь,и регистр

Множимое

Сдвигодыи регистр

Рис. 7 2. Образование первого частичного произведения

Во время поступления очередного тактового импульса правый двоичный разряд множителя подключается к схеме управления сложением АЛУ Если цифрой правого разряда множителя является 1, то множимое поступает в аккумулятор, чтобы образовать первое частичное произведение, и его соответствующие сигналы появляются на выходах QjQaQbQiQsQzQiQo к моменту окончания тактового импульса, что и показано на рис. 7 2.

Далее содержимое сдвигового регистра множимого сдвигается на один разряд влево, а содержимое сдвигового регистра множителя - на один разряд вправо Во время этих операций очередной тактовый импульс в аккумулятор еще не поступает, поэтому последний содержит пока юлько первое частичное произведение (рис 7 3)

В момент появления следующего тактового импульса правый двоичный разряд множителя подключается к схеме управления сложением АЛУ Если цифрой правого двоичного разряда множителя снова будет 1, то сдвинутое множимое прибавится к содержимому

vl r-J r-J

9з

Сумматор

Акнуму-лятор

Сдвиговый регчстр

ТактоВого импульса о нет

Управление сложение

М

\о\о \ 0 fg~ О I 1 О 7

СдбиАобый. регистр

Рис. 7.3. Регистры множимого и множителя после сдвига на один разряд

аккумулятора (второе частичное произведение) Эта процедура повторяется для каждой цифры множителя, после чего в аккумуляторе появится окончательное произведение Если для микропроцессора отдельной команды умножения ие предусмотрено, описанная последовательность выполнения процедур должна быть организована с учетом имеющихся возможностей суммирования и сдвига, содержащихся в подпрограмме в виде соответствующих команд

При умножении логичные процедуры запятой

Деление выполняется путем повторного вычитания и сдвига подобно тому, как это делается при умножении. При вычигании используются дополнительный код и процедуры, аналогичные обычным действиям карандашом на бумаге (в двоичной системе производится заем 2 вместо 10 в десятичной системе счистения) В приводимом ниже примере иллюстрируются особенности выполнения этих дейст-

очень больших чисел используются ана-с применением арифметики с плавающей