Типовая микросхема памяти, организованная по образцу изделия 5101, содержит 1024 элементарные ячейки, размещенные в виде матрицы из 32 строк и 32 столбцов. Из восьми имеющихся адресных входов пять (Л4, Лз, Л2, Ль Ло) могут использоваться для адресации любой из 32 строк, поскольку двоичное число IIIII2 соответствует десятичному числу 31,0 и вместе с двоичным адресом 00000 полное число всех возможных различных адресов составит 32io:

00000 00001 00010 00011 00100. .. 11101 11110 11111 12 3 4 5 30 31 32

Когда сигналы кода адреса строк поступают на эти пять адресных входов (Л4Л3Л2Л1Л0), они проходят через буфер и поступают далее на дешифратор строк, формирующий сигнал t/+ на одной из 32 линий, относящейся к выбранной строке в соответствии с кодом адреса.

Все 32 столбца разбиты на восемь групп, по четыре столбца в каждой, и любая из этих восьми групп может адресоваться с использованием оставшихся трех адресных входов (Л7, Лб, Лб), поскольку двоичное число III2 соответствует десятичному числу Уш, и вместе с двоичным адресом ООО полное число возможных адресов будет равно восьми.

Когда сигналы кода адреса группы столбцов поступают на три оставшихся адресных входа (Л7, Лб, As), они после буфера попадают на входы дешифратора групп столбцов, формирующего сигнал f/., поступающий к ячейкам выбранной (в соответствии с входным кодом) группы столбцов из восьми возможных. Таким образом определяется единственный адрес для четырех элементарных ячеек в массиве памяти в момент появления сигналов на выходах дешифраторов строк и групп столбцов. Далее управляющий сигнал чтение/запись определяет, будет ли производиться считывание по данному адресу или запись в требуемые ячейки памяти. Таким образом, с-использованием 5-разрядного адреса строки и 3-разрядного адреса столбца можно локализовать любое из 256 4-разрядных слов, размещенных в матричном массиве микросхемы памяти.

В действительности схемы выбора, а затем считывания или записи в отобранные ячейки памяти сильно различаются в разных типах микросхем.

Как соединены входы и выходы данных отдельных ячеек микросхемы?

Входы Do первых ячеек в каждой группе столбцов каждой строки соединены вместе и подсоединены ко входу Do микросхемы. Входы остальных ячеек соединены точно так же с соответствующими внешними входами микросхемы. Данные, поступающие на входы микросхемы, переписываются только в те ячейки, строки и столбцы которых одновременно получают разрешение на запись с выходов соответствующих дешифраторов под воздействием адресных сигналов.

Все выходы Dq первых ячеек каждой группы столбцов и каждой строки объединены по схеме ИЛИ и соединены с выходом Do микросхемы. Другие выходы данных остальных ячеек связаны точно так же с соответствующими выходами микросхемы. Данные считываются только из тех ячеек, строки и столбцы которых одновременно получают на это разрешение.

Как микросхемы соединены с шиной данных?

Подсоединение микросхем памяти к шине данных можно осуществить с помощью многовходовых элементов ИЛИ. Однако некоторые микросхемы имеют в своем составе специальные буфера с тремя состояниями выхода - Tri-State Output (TSO) buffers (тристабильные буфера). Tri-State - это торговая марка фирмы National Semiconductors Ltd. Такие буфера освобождают от необходимости использовать элементы ИЛИ и дают возможность запараллелить все микросхемы памяти при подсоединении их к шине данных. Выход с тремя состояниями означает, что в каждый момент времени состояние выхода может характеризоваться либо появлением положительного потенциала соответствующего логическому сигналу 1, либо появлением нулевого потенциала, соответствующего логическому сигналу О, либо высоким полным электрическим сопротивлением. В последнем случае из микросхемы считывание не производится, что равносильно отсоединению ее выхода от шины данных.

Именно в этом смыс.че ранее говорилось о том, что буфер может обеспечивать электрическую изоляцию цепей. (Прим. пер.)

Как реализуются эти три состояния?

Они реализуются в соответствующей КМОП-структу-ре буфера с тремя состояниями, логика работы которого такова, что в дополняющей паре р-канального и л-канального полевых транзисторов в один и тот же момент времени либо один из них может быть включенным (этот случай уже рассматривался в гл. 1), либо оба могут быть отключены (рис. 8.6, а).

Вкод данных В г.

Управляющий. Вход ПВ

Выход

/ а

Выход

Рис. 8.6. Буфер с тремя состояниями (тристабильный буфер):

о -схема КМОП-структуры буфера; б - его схемное обозначение

На каждую линию выхода данных требуется один такой буфер с тремя состояниями. Если на специальном управляющем входе, обозначаемом ПВ (подключение выхода), появляется положительный потенциал /7+, выход буфера соединяется с линией выхода данных, являющейся его входом. Если на управляющем входе ПВ имеется нулевой потенциал, то между выходом буфера и его входом сопротивление становится очень высоким, что равносильно отключению выхода буфера от его входа (от линии выхода данных).

Если на линии выхода данных есть нулевой сигнал и требуется. Чтобы этот сигнал появился на выходе буфера в тот момент, когда на управляющем входе ПВ присутствует положительный потенциал C-i, то это может произойти в том случае, если я-канальный МОП-транзистор будет открыт (т. е. на его затворе будет положительный потенциал {/+), а р-канальный МОП-транзистор будет заперт (т. е. на его затворе также будет положительный потенциал U+)

Тогда в рассматриваемом случае на входах схемы И-НЕ (элемент а) будут присутствовать сигналы О и поэтому на выходе схемы сформируется сигнал tZ-f. На оба входа схемы И (элемента Ь) также поступят сигналы tZ-f, поэтому на выходе этой схемы появится сигнал Таким образом, р-канальный МОП-транзистор будет заперт, а я-каиальный МОП-транзистор открыт, и, следовательно, на выходе буфера будет нулевой сигнал.